Усъвършенстваното опаковане е един от технологичните акценти на ерата „Повече от Мур“.Тъй като чиповете стават все по-трудни и скъпи за миниатюризиране във всеки процесен възел, инженерите поставят множество чипове в усъвършенствани пакети, така че вече да не се налага да се борят да ги смалят.Тази статия предоставя кратко въведение в 10 от най-често срещаните термини, използвани в съвременните технологии за опаковане.
2.5D пакети
2.5D пакетът е напредък на традиционната 2D IC технология за опаковане, позволяваща по-фини линии и оползотворяване на пространството.В 2.5D пакет голите матрици се подреждат или поставят един до друг върху междинен слой със силиконови отвори (TSV).Основният или междинният слой осигурява връзка между чиповете.
Пакетът 2.5D обикновено се използва за ASIC от висок клас, FPGA, графични процесори и кубчета памет.През 2008 г. Xilinx раздели своите големи FPGA на четири по-малки чипа с по-високи добиви и ги свърза към силициевия междинен слой.Така се родиха 2.5D пакети, които в крайна сметка станаха широко използвани за интегриране на процесор с памет с висока честотна лента (HBM).
Диаграма на 2.5D пакет
3D опаковка
В 3D IC пакет логическите матрици са подредени заедно или с матрица за съхранение, което елиминира необходимостта от изграждане на големи системи върху чипове (SoC).Матрицата е свързана помежду си чрез активен междинен слой, докато 2.5D IC пакетите използват проводящи изпъкналости или TSV за подреждане на компоненти върху междинния слой, 3D IC пакетите свързват множество слоеве от силициеви пластини към компоненти, използващи TSV.
Технологията TSV е ключовата позволяваща технология както в 2.5D, така и в 3D IC пакети, а полупроводниковата индустрия използва HBM технологията за производство на DRAM чипове в 3D IC пакети.
Изглед на напречно сечение на 3D пакета показва, че вертикалната взаимовръзка между силициевите чипове се постига чрез метални медни TSV.
Чиплет
Чиплетите са друга форма на 3D IC опаковка, която позволява хетерогенна интеграция на CMOS и не-CMOS компоненти.С други думи, те са по-малки SoC, наричани още чиплети, а не големи SoC в пакет.
Разбиването на голям SoC на по-малки, по-малки чипове предлага по-високи добиви и по-ниски разходи от единичен чист матрица.чиплетите позволяват на дизайнерите да се възползват от широк спектър от IP, без да се налага да обмислят кой процесен възел да използват и коя технология да използват за производството му.Те могат да използват широка гама от материали, включително силиций, стъкло и ламинати, за да изработят чипа.
Базираните на чиплети системи са съставени от множество чиплети на междинен слой
Разклонителни пакети
В пакета Fan Out „връзката“ се разпръсква от повърхността на чипа, за да осигури повече външен I/O.Той използва епоксиден формовъчен материал (EMC), който е изцяло вграден в матрицата, елиминирайки необходимостта от процеси като блъскане на пластини, флюсиране, монтиране на флип-чип, почистване, пръскане на дъното и втвърдяване.Следователно не е необходим междинен слой, което прави хетерогенната интеграция много по-лесна.
Технологията Fan-out предлага по-малък пакет с повече I/O в сравнение с други типове пакети, а през 2016 г. беше технологичната звезда, когато Apple успя да използва технологията за пакетиране на TSMC, за да интегрира своя 16nm процесор за приложения и мобилна DRAM в един пакет за iPhone 7.
Разгъваща се опаковка
Опаковка на ниво вафла с вентилатор (FOWLP)
Технологията FOWLP е подобрение на опаковката на ниво вафла (WLP), която осигурява повече външни връзки за силициеви чипове.Това включва вграждане на чипа в епоксиден формовъчен материал и след това конструиране на преразпределителен слой с висока плътност (RDL) върху повърхността на вафлата и прилагане на топчета за спояване, за да се образува възстановена вафла.
FOWLP осигурява голям брой връзки между опаковката и платката за приложение и тъй като субстратът е по-голям от матрицата, стъпката на матрицата всъщност е по-спокойна.
Пример за FOWLP пакет
Хетерогенна интеграция
Интегрирането на различни компоненти, произведени отделно в модули от по-високо ниво, може да подобри функционалността и да подобри работните характеристики, така че производителите на полупроводникови компоненти да могат да комбинират функционални компоненти с различни потоци от процеси в един комплект.
Хетерогенната интеграция е подобна на система в пакет (SiP), но вместо комбиниране на множество голи матрици на един субстрат, тя комбинира множество IP под формата на чиплети на един субстрат.Основната идея на хетерогенната интеграция е да се комбинират множество компоненти с различни функции в един и същи пакет.
Някои технически градивни елементи в хетерогенната интеграция
HBM
HBM е стандартизирана технология за съхранение на стекове, която осигурява канали с висока честотна лента за данни в стека и между паметта и логическите компоненти.Пакетите HBM подреждат матрицата на паметта и ги свързват заедно чрез TSV, за да създадат повече I/O и честотна лента.
HBM е стандарт на JEDEC, който вертикално интегрира множество слоеве от DRAM компоненти в пакет, заедно с процесори за приложения, GPU и SoC.HBM се реализира основно като 2.5D пакет за сървъри от висок клас и мрежови чипове.Изданието HBM2 вече се отнася до ограниченията на капацитета и тактовата честота на първоначалното издание на HBM.
HBM пакети
Междинен слой
Междинният слой е тръбопроводът, през който се предават електрическите сигнали от многочиповата гола матрица или платка в пакета.Това е електрическият интерфейс между гнездата или конекторите, позволяващ на сигналите да се разпространяват по-далеч и също да се свързват с други гнезда на платката.
Междинният слой може да бъде направен от силиций и органични материали и действа като мост между матрицата с няколко матрици и платката.Силиконовите междинни слоеве са доказана технология с висока фина I/O плътност и възможности за формиране на TSV и играят ключова роля в опаковането на 2.5D и 3D IC чипове.
Типична реализация на разделен междинен слой на системата
Преразпределителен слой
Слоят за преразпределение съдържа медните връзки или подравнявания, които позволяват електрическите връзки между различните части на пакета.Това е слой от метален или полимерен диелектричен материал, който може да бъде подреден в опаковката с гола матрица, като по този начин се намалява I/O разстоянието на големите чипсети.Слоевете за преразпределение се превърнаха в неразделна част от пакетните решения за 2.5D и 3D, позволявайки на чиповете върху тях да комуникират помежду си чрез междинни слоеве.
Интегрирани пакети, използващи слоеве за преразпределение
TSV
TSV е ключова технология за внедряване на 2.5D и 3D решения за опаковане и представлява напълнена с мед пластина, която осигурява вертикална връзка през матрицата на силициевата пластина.Той преминава през цялата матрица, за да осигури електрическа връзка, образувайки най-късия път от едната страна на матрицата до другата.
Проходните отвори или отворите се гравират до определена дълбочина от предната страна на пластината, която след това се изолира и запълва чрез отлагане на проводящ материал (обикновено мед).След като чипът е произведен, той се изтънява откъм задната страна на пластината, за да се изложат отворите и металът, отложен върху задната страна на пластината, за да се завърши свързването на TSV.
Време на публикуване: 7 юли 2023 г